出自:河南理工大学FPGA 原理与应用

CPLD可编程逻辑基于的可编程结构基于（）。 A.LUT结构 B.乘积项结构 C.PLD D.都不对
FPGA可编程逻辑基于的可编程结构基于（）。 A.LUT结构 B.乘积项结构 C.PLD D.都不对
设a=2，b=0，则下列式子中等于X的是（）。 A.a&&b B.a||b C.!a D.x&&a
设a=4b1010′，b=4′b0001，c=4b1xz0′则下列式子的值为1的是（） A.a>b B.a<=c C.13-a D.13–(a>b)
IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为：（） A.硬IP B.固IP C.软IP D.都不是；
CPLD的可编程是主要基于什么结构（）。 A.查找表（LUT） B.PAL可编程 C.ROM可编程 D.与或阵列可编程
不完整的IF语句，其综合结果可实现（）。 A.时序逻辑电路 B.组合逻辑电路 C.双向电路 D.三态控制电路
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）。 A.瘦IP B.固IP C.胖IP D.都不是
大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（）。 A.CPLD是基于查找表结构的可编程逻辑器件； B.CPLD即是现场可编程逻辑器件的英文简称； C.早期的CPLD是从GAL的结构扩展而来； D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构；
关于VerilogHDL中的数字，请找出以下数字中最大的一个：（）。 A.8′b1111_1110 B.3′o276 C.3′d170 D.2′h3E
下列标识符中，（）是不合法的标识符。 A.State0 B.9moon C.Not_Ack_0 D.signal@
下列EDA软件中，哪一个不具有逻辑综合功能：（）。 A.ISE B.ModelSim C.QuartusII D.Synplify
VHDL常用的库是（） A.IEEE B.STD C.WORK D.PACKAGE
在VerilogHDL的逻辑运算中，设A=8.b11010001,B=8.b00011001,则表达式“A&B”的结果为（） A.8.b00010001 B.8.b11011001 C.8.b11001000 D.8.b00110111
在verilogHDL的always块本身是（）语句 A.顺序 B.并行 C.顺序或并行 D.串行
IP核在EDA技术和开发中具有十分重要的地位，IP是指（）。 A.知识产权 B.互联网协议 C.网络地址 D.都不是
用VerilogHDL的assign语句建模的方法一般称为（）方法。 A.连续赋值 B.并行赋值 C.串行赋值 D.函数赋值
任VerilogHDL的端口声明语句中，用（）关键字声明端口为双向端口 A.inout B.INOUT C.BUFFER D.buffer
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：____ A.PROCESS为一无限循环语句 B.敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动 C.当前进程中声明的变量不可用于其他进程 D.进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成
下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：() A.原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计 B.原理图输入设计方法一般是一种自底向上的设计方法 C.原理图输入设计方法无法对电路进行功能描述 D.原理图输入设计方法不适合进行层次化设计
大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__。 A.FPGA全称为复杂可编程逻辑器件； B.FPGA是基于乘积项结构的可编程逻辑器件；4 C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置； D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。
状态机编码方式中，其中___占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。 A.一位热码编码 B.顺序编码 C.状态位直接输出型编码 D.格雷码编码
不完整的IF语句，其综合结果可实现__。 A.时序逻辑电路 B.组合逻辑电路 C.双向电路 D.三态控制电路
下面既是并行语句又是串行语句的是（） A.变量赋值 B.信号赋值 C.PROCESS语句 D.WHEN…ELSE语句
逻辑器件（）属于非用户定制电路。 A.逻辑门 B.PROM C.PLA D.GAL
下列哪个FPGA/CPLD设计流程是正确的（）。 A.原理图/HDL文本输入->功能仿真->综合->适配->编程下载->硬件测试 B.原理图/HDL文本输入->适配->综合->功能仿真->编程下载->硬件测试 C.原理图/HDL文本输入->功能仿真->综合->编程下载->适配->硬件测试 D.原理图/HDL文本输入->适配->功能仿真->综合->编程下载->硬件测试
嵌套的使用if语句，其综合结果可实现（）。 A.带优先级且条件相与的逻辑电路 B.双向控制电路 C.三态控制电路 D.条件相异或的逻辑电路
嵌套的if语句，其综合结果可实现（）。 A.条件相与的逻辑 B.条件相或的逻辑 C.条件相异或的逻辑 D.三态控制电路
VerilogHDL中的always语句中的语句是（）语句。 A.串行 B.顺序 C.并行 D.顺序或并行
在VerilogHDL模块中，函数调用时返回一个用于（）的值。 A.表达式 B.输出 C.输入 D.程序包
在VerilogHDL模块中，task语句类似高级语言中的（）。 A.函数 B.常数 C.变量 D.子程序
操作符是VerilogHDL预定义的函数命名，操作符是由（）字符组成的。 A.1 B.2 C.3 D.1～3
任VerilogHDL的标识符使用字母的规则是（）。 A.大小写相同 B.大小写不同 C.只允许大写 D.只允许小写
不属于PLD基本结构部分的是（）。 A.与门阵列 B.输入缓存 C.与非门阵列 D.或门阵列
可编程逻辑器件PLD属于（）电路。 A.半用户定制 B.全用户定制 C.自动生成 D.非用户定制
下列运算符优先级最高的是（）。 A.！ B.+C：& C.{} D.都不对
在EDA工具中，能完成在目标系统器件上布局布线的软件称为（）。 A.仿真器 B.综合器 C.适配器 D.下载器
在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件为（）。 A.仿真器 B.综合器 C.适配器 D.下载器
基于硬件描述语言的数字系统设计目前最常用的设计方法称为（）设计法。 A.自底向上 B.自顶向下 C.积木式 D.顶层
VerilogHDL是在（）年正式推出的。 A.1983 B.1985 C.1987 D.1989
VHDL是在（）年正式推出的。 A.1983 B.1985 C.1987 D.1989
设计输入完成之后，应立即对文件进行（）。 A.编译 B.编辑 C.功能仿真 D.时序仿真
一般把EDA技术的发展分为（）个阶段。 A.2 B.3 C.4 D.5
将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称为（）。 A.设计的输入 B.设计的输出 C.仿真 D.综合
设a=1b1′，b=3b101′，c=4b1010′则X={a，b，c}的值的等于（） A.7′b1101100 B.8′b10101011 C.8′b11010101 D.8′b11011010
简述FPGA的结构
WHENELSE条件信号赋值语句和IF_ELSE顺序语句的异同
在VHDL的端口声明语句中，端口方向包括()
函数和过程有什么区别？
EDA设计流程包括设计输入、设计实现、实际设计检验和()四个步骤。
首页 <上一页 1 2 3 4 下一页> 尾页