在verilogHDL的always块本身是（）语句
A.顺序
B.并行
C.顺序或并行
D.串行
出自：河南理工大学FPGA 原理与应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245403】个 (题库试题定时更新)