在VerilogHDL模块中，函数调用时返回一个用于（）的值。
A.表达式
B.输出
C.输入
D.程序包
出自：河南理工大学FPGA 原理与应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245403】个 (题库试题定时更新)