在VerilogHDL模块中,task语句类似高级语言中的()。
A.函数
B.常数
C.变量
D.子程序
出自:河南理工大学FPGA 原理与应用

完成拼图验证

按住下方滑块,将拼图拖到缺口处后松开。

拼图背景,将小拼图拖到缺口处
向右拖动滑块