出自:河南理工大学-数字电子技术

一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出
某电路的输入波形uI和输出波形uO如图3所示，则该电路为（）
TTL器件输入脚悬空相当于输入（）电平
基本逻辑运算有:and、not和（ ）运算
采用四位比较器对两个四位数比较时，先比较（ ）位。
半加器和的输出端与输入端的逻辑关系是（）
存储容量为8K×8位的ROM存储器，其地址线为（）条
一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（ ）V
触发器按动作特点可分为基本型、同步型、（ ）和边沿型
如果要把一宽脉冲变换为窄脉冲应采用（ ）触发器
目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是TTL电路和（）电路
施密特触发器有（）个稳定状态.，多谐振荡器有0个稳定状态
两二进制数相加时，不考虑低位的进位信号是（）加器
只能按地址读出信息，而不能写入信息的存储器为（）
TTL反相器输入为低电平时其静态输入电流为（）
有符号位二进制数的原码为（11101），则对应的十进制为（）
逻辑函数)(FEBCDBDAACYY的最简的与或式（ ）
计数器按CP脉冲的输入方式可分为__同步计数器和____
一个JK触发器有2个稳态，它可存储（ ）位二进制数
把JK触发器改成T触发器的方法是（ ）
N个触发器组成的计数器最多可以组成（ ）进制的计数器
电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电 压△VT为（ ）。
为了将三角波换为同频率的矩形波，应选用（ ）
函数F(A,B,C)=AB+BC+AC的最小项表达式为（ ）
基本RS触发器的约束条件是（ ）
对于JK触发器，若KJJ，则可完成T触发器的逻辑功能；若KJJ，则可完成（ ）触发器的逻辑功能
由555定时器构成的三种电路中，（）和（）
数字系统按组成方式可分为（ ）、功能综合电路-两种；
不仅考虑两个_______本位_____相加，而且还考虑来自______相加的运算电路，称为全加器
8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出012YYY的值是（ ）
十六路数据选择器的地址输入选择控制端有（ ）个
有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD码时，它相当于十进制数（ ）
三态门电路的输出有高电平、低电平和（ ）3种状态
TTL与非门多余的输入端应接（ ）
TTL集成JK触发器正常工作时，其dR和dS端应接（ ）电平
已知某函数数DCABDCABF，该函数的反函数F=（ ）
已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7～Y0是（ ）
一只四输入端或非门，使其输出为1的输入变量取值组合有()种
随机存取存储器具有()功能
如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码
典型的TTL与非门电路使用的电路为电源电压为（ ）V，其输出高电平为（ ）V，输出低电平为（）V，CMOS电路的电源电压为（ ）V
74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出01234567YYYYYYYY应为（）
将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有（ ）根地址线，有（ ）根数据读出线
两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位
N个触发器可以构成最大计数长度（进制数）为()的计数器
某计数器的状态转换图如下，其计数的容量为()
已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为（ ）。
驱动共阳极七段数码管的译码器的输出电平为（）有效
时序逻辑电路一般由( )和()两分组成
十进制数（56）10转换为二进制数为()和十六进制数为()
首页 <上一页 1 2 3 4 下一页> 尾页