半加器和的输出端与输入端的逻辑关系是()
出自:河南理工大学-数字电子技术