在VHDL语言中，信号赋值语句使用的代入符是（）
A:=
B:：=
C:＜=
D:==
出自：电气工程公共基础

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10252594】个 (题库试题定时更新)