D触发器组成的同步时序逻辑电路如题36图所示，该时序电路为（）。
A:四进制减法计算器
B:四进制加法计算器
C:三进制减法计算器
D:三进制加法计算器
出自：电气工程专业基础

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10222388】个 (题库试题定时更新)