并联电抗器额定电抗允许偏差（）。
A:正负1%
B:正负2%
C:正负5%
D:正负10%
出自：变电五通

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245629】个 (题库试题定时更新)