在VHDL中,可以用语()表示检测clock下降沿。 A.clock’event B.clock’eventandclock=’1’ C.clock=’0’ D.clock’eventandclock=’0’

在VHDL中,可以用语()表示检测clock下降沿。
A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’

出自：河南理工大学FPGA 原理与应用

提示：
每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10253414】个 (题库试题定时更新)