在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量，()事先声明。
A.必须
B.不必
C.其类型要
D.其属性要
出自：河南理工大学FPGA 原理与应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245403】个 (题库试题定时更新)