在VHDL语言中,下列对时钟边沿检测描述中,错误的是____。
·ifclk’eventandclk=‘0’then
·ifclk’stableandnotclk=‘1’then
·iffalling_edge(clk)then
·ifclk’eventandclk=‘1’then
出自：佳木斯大学语言治疗学

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245403】个 (题库试题定时更新)