基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→（）→综合→适配→时序仿真→编程下载一硬件测试。
选项
A:功能仿真
B:逻辑仿真
C:逻辑综合
D:配置
出自：DSP原理及应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245188】个 (题库试题定时更新)