在VHDL中用 来把特定的结构体关联到一个确定的实体
A.输入
B.输出
C.综合
D.配置
出自：河南工业职业技术学院EDA

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10244552】个 (题库试题定时更新)