在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面_D_赋值语句是错误的
A.idata="00001111"
B.idata=B"0000_1111"
C.idata=X"AB"
D.idata=B"21"
出自：河南工业职业技术学院EDA

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10232926】个 (题库试题定时更新)