下列关于VHDL中信号说法不正确的是
选项
A:信号赋值可以有延迟时间，
B:信号除当前值外还有许多相关值，如历史信息等，变量只有当前值
C:信号可以是多个进程的全局信号
D:号值输入信号时采用代入符“：=”，而不是赋值符”<=”，同时信号可以附加延时。
出自：DSP原理及应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245188】个 (题库试题定时更新)