10、在 Verilog 中定义了宏名`define sum a+b+c 下面宏名引用正确的是（ ） A、out=’sum+d; B、out=sum+d
C、out=`sum+d; D、都正确
出自：武汉科技大学会计学

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245403】个 (题库试题定时更新)