在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的_____。（信号赋值符号<=） A.idata:=32; B.idata<=16#A0#;(十进制数为:10*16=160，idata范围为0~127) C.idata<=16#7#E1;（十进制数为:7*16^1=112） D.idata:=B#1010#;

在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的_____。（信号赋值符号<=）
A.idata:=32;
B.idata<=16#A0#;(十进制数为:10*16=160，idata范围为0~127)
C.idata<=16#7#E1;（十进制数为:7*16^1=112）
D.idata:=B#1010#;

出自：河南理工大学FPGA 原理与应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245403】个 (题库试题定时更新)