8086 CPU与慢速的存储器或I / O接口之间，为了使传送速度能匹配，有时需要在( )状态之间插入若干个等待周期TW。
A.T1和T2
B.T2和T3
C.T3和T4
D.随机
出自：国家开放大学微机控制与接口技术

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10244552】个 (题库试题定时更新)