在VHDL中，一个设计实体可以拥有一个或多个()
A.设计实体
B.结构体
C.输入
D.输出
出自：河南理工大学FPGA 原理与应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245403】个 (题库试题定时更新)