( )逻辑电路中的无效状态是由于状态表没有达到最简所造成的。
出自:郑州工业应用技术学院数字逻辑电路