一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VHDL程序称为
选项
A:设计输入
B:设计输出
C:设计实体
D:设计结构
出自：DSP原理及应用

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10245188】个 (题库试题定时更新)