在VHDL语言中，下列对时钟边沿检测描述中，错误的是<br>A.if clk.event and clk=.1.then<br>B.if falling_edge(clk)then<br>C.if clk.event and clk=.0.then<br>D.if clk.stable and not clk=.1.then

在VHDL语言中，下列对时钟边沿检测描述中，错误的是
A.if clk.event and clk=.1.then
B.if falling_edge(clk)then
C.if clk.event and clk=.0.then
D.if clk.stable and not clk=.1.then

出自：河南工业职业技术学院EDA

提示：
同一【IP】的非会员用户每天可免费获取10次答案

收藏本站【zk.995w.com】，下次访问不迷路

本站试题总数:【10232926】个 (题库试题定时更新)