出自:新疆工程学院数字电子技术

有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为
(A) 8.125V
(B) 4V
(C) 6.25V
(D) 9.375V
随机存取存储器具有( )功能
(A) 读/写
(B) 无读/写
(C) 只读
(D) 只写
有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是
(A) 1011--0110--1100--1000--0000
(B) 1011--0101--0010--0001--0000
(C) 1011--1100--1101--1110--1111
(D) 1011--1010--1001--1000--0111
指出下列电路中能够把串行数据变成并行数据的电路应该是
(A) JK触发器
(B) 3/8线译码器
(C) 移位寄存器
(D) 十进制计数器
要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式
(A) A或B中有一个接“1”
(B) A或B中有一个接“0”
(C) A和B并联使用
(D) 不能实现
一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（ ）V
(A) 1.28
(B) 1.54
(C) 1.45
(D) 1.56
TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1A 0 =101 时，输出
(A) 00100000
(B) 11011111
(C) 11110111
(D) 00000100
用256*4位的RAM扩展成2048*12位RAM，每条I/O总线上并连了几条数据线
(A) 24
(B) 12
(C) 8
(D) 4
四个触发器组成的环行计数器最多有( )个有效状态
(A) 4
(B) 6
(C) 8
(D) 16
函数F=AB+BC，使F=1的输入ABC组合为
(A) ABC=000
(B) ABC=010
(C) ABC=101
(D) ABC=110
时序电路输出状态的改变
(A) 仅与该时刻输入信号的状态有关
(B) 仅与时序电路的原状态有关
(C) 与a、b皆有关
(D) 与a、b皆无关
按触发信号触发方式的不同来分，触发器有
(A) SR、JK、D、T、T′ 五类
(B) TTL、CMOS两类
(C) 电平触发、脉冲触发、边沿触发三类
(D) 以上都不是
全加器是指（ ）的二进制加法器
(A) 两个同位的二进制数相加
(B) 两个二进制数相加
(C) 两个同位的二进制数及来自低位的进位三者相加
(D) 以上都不是
以下哪一条不是消除竟争冒险的措施( )
(A) 接入滤波电路
(B) 利用触发器
(C) 加入选通脉冲
(D) 修改逻辑设计
对CMOS与非门电路，其多余输入端正确的处理方法是
(A) 通过大电阻接地（>1.5KΩ）
(B) 悬空
(C) 通过小电阻接地（<1KΩ）
(D) 通过电阻接V CC
采用集电极开路的OC门主要解决了
(A) TTL门不能相“与”的问题
(B) TTL门的输出端不能“线与”的问题
(C) TTL门的输出端不能相“或”的问题
(D) TTL门能相“与”的问题
T触发器，在T=1时，加上时钟脉冲，则触发器
(A) 保持原态
(B) 置0
(C) 置1
(D) 翻转
一只四输入端与非门，使其输出为0的输入变量取值组合有（ ）种
(A) 15
(B) 8
(C) 7
(D) 1
相同为“0”不同为“1”它的逻辑关系是
(A) 或逻辑
(B) 与逻辑
(C) 异或逻辑
(D) 以上都不是
一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。　
(A) 4
(B) 6
(C) 8
(D) 16
要将方波脉冲的周期扩展10倍，可采用（ ）。
(A) 10级施密特触发器
(B) 10位二进制计数器
(C) 十进制计数器 B、
(D) 10位D/A转换器
用555定时器构成单稳态触发器，其输出的脉宽为（ ）
(A) 0.7RC；
(B) 1.1RC；
(C) 1.4RC；
(D) 1.8RC
随机存取存储器RAM中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？（ 　）　
(A) 全部改变
(B) 全部为1
(C) 不确定
(D) 保持不变
要构成容量为4K×8的RAM，需要多少片容量为256×4的RAM？（ 　）　
(A) 2
(B) 4
(C) 8
(D) 32
一个无符号10位数字输入的DAC，其输出电平的级数是（ ） 　
(A) 4
(B) 10
(C) 1024
(D) 100
N个触发器可以构成能寄存多少位二进制数码的寄存器？（ 　） 　　
(A) N-1
(B) N
(C) N+1
(D) 2N
同步计数器和异步计数器比较，同步计数器的最显著优点是（ 　） 　　
(A) 工作速度高
(B) 触发器利用率高
(C) 电路简单
(D) 不受时钟CP控制
引起组合逻辑电路中竟争与冒险的原因是（ ） 　
(A) 逻辑关系错；
(B) 干扰信号；
(C) 电路延时；
(D) 电源不稳定
下列几种TTL电路中，输出端可实现线与功能的门电路是( )
(A) 或非门
(B) 与非门
(C) 异或门
(D) OC门
一个16选一的数据选择器，其地址输入（选择控制输入）端的个 　数是（ ）
(A) 1
(B) 2
(C) 4
(D) 16
多谐振荡器可产生的波形是（ 　）　
(A) 正弦波
(B) 矩形脉冲
(C) 三角波
(D) 锯齿波
存储8位二进制信息要多少个触发器（ 　） 　
(A) 2
(B) 3
(C) 4
(D) 8
寄存器、计数器属于（ ）
(A) 组合逻辑电路
(B) 时序逻辑电路
(C) 数模转换电路
(D) 以上都不是
Y （A，B，C，）=∑m（0，1，2，3）逻辑函数的化简式
(A) Y （A，B，C，）=∑m（0，1，2，3）逻辑函数的化简式
(B) Y=A+B
(C) Y=A
(D) 以上都不是
下列说法正确的是
(A) 主从JK触发器没有空翻现象
(B) JK之间有约束
(C) 主从JK触发器的特性方程是CP上升沿有效
(D) 以上都正确
以下描述一个逻辑函数的方法中，( )只能唯一表示
(A) 表达式
(B) 逻辑图
(C) 真值表
(D) 波形图
在不影响逻辑功能的情况下，CMOS与非门的多余输入端可( )
(A) 接高电平
(B) 接低电平
(C) 悬空
(D) 通过电阻接地
一个八位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为( )
(A) 11001111
(B) 11110100
(C) 11110010
(D) 11110011
若要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式是( )
(A) A或B中有一个接“1”
(B) A或B中有一个接“0”
(C) A和B并联使用
(D) 不能实现
在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为( )
(A) 16
(B) 4
(C) 8
(D) 2
首页 <上一页 1 下一页> 尾页