出自:西安交通大学——数字逻辑电路

1路—4路数据分配器有（A ）
3-8译码电路是（ A）译码器
4LS169为一个同步四位二进制可逆计数器，有下列（ B）说法成立。
PLA是指（ A）
把一个五进制计数器与一个四进制计数器串联可得到 （D ） 进制
标准与或式是由（B ）构成的逻辑表达式
表示两个相邻脉冲重复出现的时间间隔的参数叫
存储8位二进制信息要（D ）个触发器
当x = －10000时，则有（D ）。
对于JK触发器，若J=K，则可完成( C)触发器的逻辑功能。
对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的 应为（ A）。
对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说法正确的是（A ）
对于四变量逻辑函数，最小项有（ D）个
符合六变量m5的相邻最小项，有下列（C ）说法成立。
将十进制小数转换为二进制数一般采用（B ）
具有“置0” “置1” “保持” “翻转”功能的触发器叫（ A）。
全部的最小项之和恒为
全加器的逻辑功能是
十进制整数转换为二进制数一般采用（A ）
时序逻辑电路中一定包含（ A）
使触发器呈计数状态的控制函数是（ A）。
输入无反变量函数F的化简，讨论的是（ B）。
数字系统中，采用( C)可以将减法运算转化为加法运算。
通常寄存器应具有（D ）功能。
同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（B ）
为避免一次翻转现象，应采用（ D）触发器。
下列哪些信号属于数字信号
要想把串行数据转换成并行数据，应选（ C）。
用二进制异步计数器从0做加法，计到十进制数178，则最少需要（D ）个触发器。
在n变量的逻辑函数F中，有（C ）。
在下列逻辑电路中，不是组合逻辑电路的有（A ）
在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有（ C）。
在状态化简中，判断状态等效与状态相容时不同点是（ A）。
正逻辑是指（ C）
只能读出不能写入，但信息可永久保存的存储器是（A ）
组合逻辑电路
组合逻辑电路的输出取决于（A ）
下列哪些信号不属于数字信号
在（ ）的情况下，函数 运算的结果是逻辑“1”
数字电路中的三极管工作在（C ）。
3-8译码电路是（A ）译码器
2421码是一种用二进制数表示十进制数的代码，且为有权码。
74LS163是集成4位二进制（十六进制）同步加法计数器。
8421码1001比0001大。
ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。
采用边沿触发器是为了防止空翻。
触发器有两个稳定状态，一个是现态，一个是次态。
当传送十进制数5时，在8421奇校验码的校验位上值应为1。
对任意一个最小项，只有一组变量取值使得它的值为1.
方波的占空比为0.5。
首页 <上一页 1 2 下一页> 尾页