河北建筑工程学院-电气工程及其自动化-数字电子技术(专升本)

出自:河北建筑工程学院-电气工程及其自动化-数字电子技术(专升本)

将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称为。(本题2.0分) A、采样 B、量化 C、保持 D、编码

（　　）触发器可以构成移位寄存器。 (本题2.0分) A、基本RS触发器 B、主从RS触发器 C、同步RS触发器　　 D、边沿D触发器

4 位倒 T 型电阻网络 D A C 的电阻网络的电阻取值有（）种。(本题2.0分) A、 1 B、 2 C、 4 D、 8

随机存取存储器具有( )功能。(本题2.0分) A、读/写 B、无读/写 C、只读 D、只写

A+BC=( ) 。(本题2.0分) A、 A+B B、 A+C C、（A+B）（A+C） D、 B+C

用四选一数据选择器实现函数Y=A1A0+平均A1A0,应使( )。(本题2.0分) A、 D0=D2=0,D1=D3=1 B、 D0=D2=1,D1=D3=0 C、 D0=D1=0,D2=D3=1 D、 D0=D1=1,D2=D3=0

为实现将JK触发器转换为D触发器,应使( )。(本题2.0分) A、 J=D,K= 平均D B、 K=D,J=平均D C、 J=K=D D、 J=K=平均D

边沿式 D 触发器是一种（）稳态电路。(本题2.0分) A、无 B、单 C、双 D、多

在下列逻辑电路中，不是组合逻辑电路的有( )。 (本题2.0分) A、译码器 B、编码器 C、全加器 D、寄存器

五个 D 触发器构成环形计数器，其计数长度为（）。(本题2.0分) A、 5 B、 10 C、 25 D、 32

同步时序电路和异步时序电路比较，其差异在于后者 ( ) 。(本题2.0分) A、没有触发器 B、没有统一的时钟脉冲控制 C、没有稳定状态 D、输出只与内部状态有关

一位十进制计数器至少需要个触发器。(本题2.0分) A、 3 B、 4 C、 5 D、 10

欲设计 0 ， 1 ， 2 ， 3 ， 4 ， 5 ， 6 ， 7 这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器。(本题2.0分) A、 2 B、 3 C、 4 D、 8

8 位移位寄存器，串行输入时经（）个脉冲后， 8 位数码全部移入寄存器中。(本题2.0分) A、 1 B、 2 C、 4 D、 8

用二进制异步计数器从 0 做加法，计到十进制数 178 ，则最少需要（）个触发器。(本题2.0分) A、 2 B、 6 C、 7 D、 8

多谐振荡器可产生 ( )(本题2.0分) A、正弦波 B、矩形脉冲 C、三角波 D、锯齿波

石英晶体多谐振荡器的突出优点是( )。 (本题2.0分) A、速度高 B、电路简单 C、振荡频率稳定 D、输出波形边沿陡峭

TTL单定时器型号的最后几位数字为( )。 (本题2.0分) A、 555 B、 556 C、 7555 D、 7556

用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为( )。(本题2.0分) A、 3.33V B、 5V C、 6.66V D、 10V

以下各电路中，( )可以产生脉冲定时。 (本题2.0分) A、多谐振荡器 B、单稳态触发器 C、施密特触发器 D、石英晶体多谐振荡器

某存储器具有8根地址线和8根双向数据线,则该存储器的容量为( )。(本题2.0分) A、 8×3 B、 8K×8 C、 256×8 D、 256×256

采用对称双地址结构寻址的 1024 × 1 的存储矩阵有（）。(本题2.0分) A、 10 行 10 列 B、 5 行 5 列 C、 32 行 32 列 D、 1024 行 1024 列

一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为( )。(本题2.0分) A、 4KΩ B、 5KΩ C、 10KΩ D、 20KΩ

一个8选一数据选择器的数据输入端有( )个。(本题2.0分) A、 1 B、 2 C、 3 D、 8

欲将容量为 256 × 1 的 RAM 扩展为 1024 × 8 ，则需要控制各片选端的辅助译码器的输入端数为（）。(本题2.0分) A、 4 B、 2 C、 3 D、 8

只读存储器ROM在运行时具有( )功能。 (本题2.0分) A、无读/无写 B、无读/写 C、读/写 D、读/无写

只读存储器 ROM 中的内容，当电源断掉后又接通，存储器中的内容（）。(本题2.0分) A、全部改变 B、全部为 0 C、不可预料 D、保持不变

随机存取存储器 RAM 中的内容，当电源断掉后又接通，存储器中的内容（）。(本题2.0分) A、全部改变 B、全部为 1 C、不确定 D、保持不变

函数F(A,B,C)=AB+BC+AC的最小项表达式为( ) 。(本题2.0分) A、 F(A,B,C)=∑m（0，2，4） B、 (A,B,C)=∑m（3，5，6，7） C、 F(A,B,C)=∑m（0，2，3，4） D、 F(A,B,C)=∑m（2，4，6，7）

8线—3线优先编码器的输入为I0—I7 ,当优先级别最高的I7有效时,其输出平均Y2·平均Y1·平均Y0的值是( )。(本题2.0分) A、 111 B、 010 C、 000 D、 101

用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2+/A2A1,应( )。（/ 表示横线） A、用与非门,Y=//Y0Y1Y4Y5Y6Y7 B、用与门,Y= /Y2Y3 C、用或门,Y= /Y2+/Y3 D、用或门,Y=

在何种输入情况下,“或非”运算的结果是逻辑0。( )(本题4.0分) A、全部输入是0 B、全部输入是1 C、任一输入为0,其他输入为1 D、任一输入为1

CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。 (本题4.0分) A、 .微功耗 B、高速度 C、高抗干扰能力 D、电源范围宽

三极管作为开关使用时，要提高开关速度，可（）。(本题4.0分) A、降低饱和深度 B、增加饱和深度 C、采用有源泄放回路 D、采用抗饱和三极管

TTL 电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。(本题4.0分) A、悬空 B、通过电阻2.7kΩ接电源 C、通过电阻2.7kΩ接地 D、通过电阻510Ω接地

函数F=/A C+AB+/BC,当变量的取值为( )时,将出现冒险现象。(本题4.0分) A、 B=C=1 B、 B=C=0 C、 A=1,C=0 D、 A=0,B=0

与八进制数(47.3)8等值的数为：( ) (本题4.0分) A、 (100111.011)2 B、 27.6)16 C、 (27.3 )16 D、 (100111.11)2

用若干RAM实现位扩展时，其方法是将( )相应地并联在一起。 (本题4.0分) A、地址线 B、数据线 C、片选信号线 D、读/写线

求一个逻辑函数F的对偶式,可将F中的( )。(本题4.0分) A、 “·”换成“+”,“+”换成“·” B、原变量换成反变量,反变量换成原变量 C、变量不变 D、常数中“0”换成“1”,“1”换成“0”

若用JK触发器来实现特性方程为Q^n+1=/A Q^n+AB,则JK端的方程为( )。(本题4.0分) A、 J=AB,K=/ /A+B B、 J=AB,K= A/B C、 J=//A+B,K=AB D、 J=A/B,K=AB

用与非门构成的基本RS触发器，当输入信号R.=1，S.=0时，其逻辑功能为（）。 A、置1 B、置0 C、保持 D、不定

一个16选一的数据选择器，其地址输入（选择控制输入）端有( )个。(本题4.0分) A、 1 B、 2 C、 4 D、 16

要构成容量为2K ×8的RAM，需要多少片容量为256×4的RAM？（）(本题4.0分) A、 2 B、 4 C、 8 D、 16

用卡诺图法化简函数F(ABCD)=∑m(0,2,3,4,6,11,12)+∑d(8,9,10,13,14,15)得最简与-或式________。(本题4.0分) A、 F=/B+BC B、 4.25V C、 -8.25V

卡诺图如图1-1所示，电路描述的逻辑表达式F = 。 (本题4.0分) A、 B、异或 C、或

某电路的输入波形 u I 和输出波形 uO 如图 8.1 所示，则该电路为 (本题4.0分) A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、 JK触发器

八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（） (本题4.0分) A、 L=BA+CA+C/B B、 L=/BA+C/A+C/B C、 L=/BA+CA+C/B D、 L=/BA+CA+CB

在图 1-8 用 555 定时器组成的施密特触发电路中，它的回差电压等于（） ex_1258424759463_0.gif (本题4.0分) A、 5V B、 2V C、 4V D、 3V

和 TTL 电路相比， CMOS 电路最突出的优点在于（）(本题4.0分) A、可靠性高 B、抗干扰能力强 C、速度快 D、功耗低

用 1K×4 位的 DRAM 设计 4K×8 位的存储器的系统需要的芯片数和地址线的根数是（） (本题4.0分) A、 16片，10根 B、 8片，10根 C、 8片，12根 D、 16片，12根