出自:湖南大学-自算计体系结构

一、请简述计算机体系结构、计算机组成、计算机实现的概念，及其之间的关系。
请推导Amdahl定律公式，并说明其意义
五、请简述流水线中的可能发生的冲突及其解决方法。
六、请简述复杂指令集计算机（CISC）和精简指令集计算机（RISC）的特征。
（1）请简述计算机体系结构的Flynn分类；（2）当前流行的多核处理器在Flynn分类中应该归入哪一类？
七、（2）当前流行的多核处理器在Flynn分类中应该归入哪一类？
请简述主存数据块到高速缓冲存储器（Cache）的映象方式
九、（5分）请简述高速缓冲存储器（Cache）的替换策略。
十、请简述高速缓冲存储器（Cache）的写策略及其组合情况。
十一、（5分）假设Cache的命中率是H，命中时的平均访问时间是 Thit ，缺失时访问主存的平均访问时间是 Tm ，那么从CPU来看，这个由Cache-主存构成的存储系统的平均访问时间 T 是多少？
十二、（5分）简述“Cache—主存”层次与“主存—辅存”层次的区别。 答： 存储层次 比较项目 “Cache—主存”层次 “主存—辅存”层次 目的 为了弥补主存速度的不足 为了弥补主存容量的不足 存储管理的实现 全部由专用硬件实现 主要由软件实现 访问速度的比值 （第一级比第二级） 几比一 几万比一 典型的块（页）大小 几十个字节 几百到几千个字节 CPU对第二级的访问方式 可直接访问 均通过第一级 不命中时CPU是否切换 不切换 切换到其它进程 十三、（5分）请给出下列英文缩写的解释： TLB SMP RAID ILP SMT
十四、请简述通道的概念，以及通道完成一次数据传输的主要过程。 答：通道是指专门负责整个计算机系统输入/输出工作的专用处理机，能执行有限的一组输入输出指令。
一、10分）某台主频为400MHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下： 指令类型 指令执行数量 平均时钟周期数 整数 45000 1 数据传送 75000 2 浮点 8000 4 分支 1500 2 求该计算机的有效CPI、MIPS和程序CPU时间。
二、计算机系统中有三个部件可以改进，这三个部件的改进加速比为： 部件加速比1=30； 部件加速比2=20； 部件加速比3=10 （1）如果部件1和部件2在整个系统运行时间中所占的比例均为30%，那么当部件3的比例为多少时，系统加速比才可以达到10？ （2）如果三个部件的所占比例分别为30%、30%和20%，三个部件同时改进，那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少？
三、（5分）根据CPU中保存操作数的存储器类型，可以把指令集结构分为哪些类型？
五、假设某程序各种分支指令数占所有指令数的百分比如下： 条件分支 20%（其中的60%是分支成功的） 跳转和调用 5% 现有一条段数为4的流水线，无条件分支在第2个时钟周期结束时就被解析出来，而条件分支要到第3个时钟周期结束时才能够被解析出来。第一个流水段是完全独立于指令类型的，即所有类型的指令都必须经过第一个流水段的处理。请问在没有任何控制相关的情况下，该流水线相对于存在上述控制相关情况下的加速比是多少？
六、假设有一条长流水线，仅仅对条件分支指令使用分支目标缓冲。其中分支预测错误的开销为4个时钟周期，分支目标缓冲不命中的开销为3个时钟周期。分支目标缓冲命中率为90%，预测正确率为90%，分支指令占所有指令的比例为15%，没有分支的基本CPI为1。 （1）求程序执行的CPI。 （2）相对于采用固定的2个时钟周期延迟的分支处理，哪种方法程序执行速度更快？
七、（10分）设指令流水线由取指令、分析指令和执行指令3个部件构成，每个部件经过的时间为△t，连续流入12条指令，假设没有停顿。请分别画出标量流水处理机以及ILP均为4的超标量处理机、超长指令字处理机、超流水处理机的时空图，并分别计算它们相对于标量流水处理机的加速比。
一、（5分）计算机系统设计中经常使用的4个定量原理是什么？请简要说明它们的含义。
二、假设某应用程序中有4类操作，通过改进各类操作的功能部件，可获得不同的性能提高。具体数据如下表所示： 操作类型 程序中的数量 （百万条指令） 改进前的执行时间 （周期） 改进后的执行时间 （周期） 操作1 10 2 1 操作2 30 20 15 操作3 35 10 3 操作4 15 4 1 （1）改进后，各类操作的加速比分别是多少？ （2）各类操作单独改进后，程序获得的加速比分别是多少？ （3）4类操作均改进后，整个程序的加速比是多少？
三、请简述指令之间数据冲突的类型。
五、下面一段MIPS汇编程序是计算高斯消去法中的关键一步，用于完成下面公式的计算： Y = a X + Y 其浮点指令延迟如下表所示： 整数指令均为1个时钟周期完成，浮点和整数部件均采用流水。整数操作之间以及与其它所有浮点操作之间的延迟为0，转移指令的延迟为0。 X中的最后一个元素存放在存储器中的地址为DONE。 FOO: L.D F2, 0(R1) MUT.D F4, F2, F0 L.D F6, 0(R2) ADD.D F6, F4, F6 S.D F6, 0[R2] DADDIU R1, R1, #8 DADDIU R2, R2, #8 DSUBIU R3, R1, #DONE BNEZ R3, FOO (1)对于标准的MIPS单流水线，上述循环计算一个Y值需要多少时间？其中有多少空转周期？ (2)对于标准的MIPS单流水线，将上述循环顺序展开4次，不进行任何指令调度，计算一个Y值平均需要多少时间？加速比是多少？其加速是如何获得的？ (3)对于标准的MIPS单流水线，将上述循环顺序展开4次，优化和调度指令，使循环处理时间达到最优，计算一个Y值平均需要多少时间？加速比是多少？
六、（5分）写出三级Cache的平均访问时间的公式。
七、（10分）高速缓存（Cache）是现代计算机存储系统重要的层次之一。假设一个2GHz，32位的处理器有32KB的直接映射L1 Cache和256KB的2路组相联L2 Cache。各级Cache都采用32B的块大小。（1）请说明对于L1和L2 Cache而言，32位的地址中标记（tag），索引（index）和偏移（offset）字段分别是多少位；（2）假设L1 Cache命中需要2个时钟周期完成访问操作，命中率为80%。L2 Cache命中需要10个时钟周期，命中率99%。若L2 Cache缺失，则需100个时钟周期从内存获取数据。请计算该机器存储系统平均访问时间。
八、给定以下的假设，试计算直接映象Cache和两路组相联Cache的平均访问时间以及CPU的性能。由计算结果能得出什么结论？
九、）在有Cache的计算机系统中，当I/O设备与主存直接交换数据时，可能会产生哪些数据不一致问题？如何解决？
（5分）请简述多处理机的Cache一致性问题，并简要说明解决多处理机Cache一致性问题的监听协议和目录协议的工作原理。
十一、（5分）通道有哪几种？请比较这几种通道的优缺点及适用场合。
（5分）请比较可用于动态互连网络的总线、交叉开关和多级开关的硬件复杂度和带宽。
首页 <上一页 1 下一页> 尾页