出自:河南理工大学计算机组成与系统结构

[论述题,2.4分] 论述设计补码表示法的目的是什么？
[论述题,2.4分] 论述如何识别磁盘在寻址过程中的当前磁道号?
[论述题,2.4分] 论述在中断系统中，允许中断触发器的功能。
[论述题,2.4分] 一种总线采用64位数据和地址复用的线路。能在一个时钟周期中传输一个64位的数据或地址。读写操作在传输地址信息之后有3个时钟周期的延迟，从第四周期开始，存储器系统能以每时钟周期传输64位的速度，最多连续传输8个时钟周期。求这种总线的最大数据传输速率。(单位为字节/时钟周期)
[论述题,2.4分] 设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含一个起始位，7个数据位，一个奇校验位，一个结束位，试计算其波特率和比特率。
[论述题,2.4分] 设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？
[计算题,2.4分] 假设四种CPU主存地址分别为16根、20根、24根以及32根，试问每种CPU可寻址内存多少字节？
[计算题,2.4分] 设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？
[计算题,2.4分] 某单元的逻辑地址为：4B09H:5678H，则该存储单元的物理地址为：
[计算题,2.4分] 已知某机采用微程序控制方式，其存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：（1）微指令中的三个字段分别应多少位？（2）画出对应这种微指令格式的微程序控制器逻辑框图。
[计算题,2.4分] 一种总线采用64位数据和地址复用的线路。能在一个时钟周期中传输一个64位的数据或地址。读写操作在传输地址信息之后有3个时钟周期的延迟，从第四周期开始，存储器系统能以每时钟周期传输64位的速度，最多连续传输8个时钟周期。求这种总线的最大数据传输速率。(单位为字节/时钟周期)
[计算题,2.4分] 某单元的逻辑地址为：4B09H:5678H，则该存储单元的物理地址为
[计算题,2.4分] 有一个"cache-主存"存储层次。主存共分8个块(0-7)，cache为4个块(0-3)，采用直接相联映像。
[计算题,2.4分] 将十进制数（24/512）表示成浮点规格化数，要求阶码4位（含符号），移码表示；尾数6位（含符号），用补码表示
[计算题,2.4分] 设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含一个起始位，7个数据位，一个奇校验位，一个结束位，试计算其波特率和比特率。
[计算题,2.4分] 已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K×4位RAM芯片组成该机所允许的最大主存空间，并选用模块条的形式，问：(1)若每个摸条为32K×8位，共需几个模块条？(2)每个模块内共有多少片RAM芯片？(3)主存共需多少RAM芯片？CPU如何选择各模块条？
[计算题,2.4分] 一个DMA模块采用周期挪用方式从一个速率为9600b/s的设备向存储器传输字符。CPU读取指令的速率为每秒100万条，每条指令一个字，问DMA模块对于CPU速率的影响有多少？
[计算题,2.4分] 已知某RAM芯片的存储容量为16KB，ROM芯片的存储容量为4K×8位，问每种存储芯片的地址线和数据线分别为多少？
[计算题,2.4分] 在一个单地址指令的计算机系统中有一个累加器，给定以下存储器数值：地址为20的单元中存放的内容为30；地址为30的单元中存放的内容为40；地址为40的单元中存放的内容为50；地址为50的单元中存放的内容为60。问以下指令分别将什么数值装入到累加器中；
[计算题,2.4分] 写出下列二进制数的原码、反码、补码和移码(1)11010100(2)0.1010000(3)-10101100(4)-0.0110000
[计算题,4分] 设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？
首页 <上一页 5 6 7 8 9 下一页> 尾页