出自:西安交通大学——数字电子技术

施密特触发器有两个稳态。
数字电路中，化简逻辑函数的目的是为了所设计的逻辑电路更简单，更经济，而且其功能不变。
所有的触发器都存在空翻现象。
为实现将JK触发器转换为D触发器，应使J=D,K=D。
五进制计数器的有效状态为五个。
一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。
一个RAM有10根地址线，有4根数据线，存储容量是4K×4。
已知逻辑A+B=A+C，则B=C。
已知逻辑AB=AC，则B=C。
译码器哪个输出信号有效取决于译码器的地址输入信号。
因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。
在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
正“与非”门也就是负“或非”门。
主从JK触发器在CP=1期间，存在一次性变化。
主从RS触发器在CP=1期间，R、S之间不存在约束。
(95)H表示（D ）。
“或非”逻辑运算结果为“0”的条件是该或项的变量（C ）。
“与非”逻辑运算结果为“0”的条件是该与项的变量（B ）。
0-4线优先编码器允许同时输入（ D）路编码信号。
555构成的多谐振荡器电路中，当R=R2时，欲使输出占空比约为50%，最简单的办法是（B ）。
555构成的多谐振荡器中，还可通过改变（C ）端电压值使振荡周期改变。
74LS38有（B ）个译码输入端。
842BCD码0000表示的十进制数是（ C）。
DAC单位量化电压的大小等于Dn为（A ） 时，DAC输出的模拟电压值。
FPGA比较适合用在以（ C）的数字系统。
N变量的卡诺图中任一最小项应当有（B ）相邻块。
n位DAC最大的输出电压uOmax为（ A）UD。
首页 <上一页 1 2 3 4 下一页> 尾页