出自:河南工业职业技术学院EDA

VHDL基本语句有（ ）、 （并行语句）和属性自定义语句
STD_LOGIC_1164程序包是 （ ） 库中最常用的程序包
文本输入是指采用（ ） 进行电路设计的方式。
电子元件
VHDL 同或逻辑操作符是 （ ）
原理图文件类型后缀名是（. ），Verilog HDL语言文本文件类型的后缀名是（.V ）
十六进制数16#E#E1对应的十进制数值是（ ）
一个完整的VHDL程序应包含三个基本部分，即库文件说明、（程序包应用说明）和（ ）
VHDL 不等于关系运算符是 （ ）
将硬件描述语言转化为硬件电路的重要工具软件称为（ ）
若在MAX+plusII集成环境下，执行原理图输入设计方法，应选择（blockdiagram/Schematic）命令方式
无源器件
有源器件
主动元件
当前最流行的并成为IEEE标准的硬件描述语言包括（ ） 和 （verilog）
采用PLD进行的数字系统设计，是基于（ ）的设计或称之为（自底向上） 的设计。
硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为（ ）的设计法。
DA工具大致可以分为（ ） 、（仿真器） 、 （hdl综合器） 、 （适配器） 以及 （下载器） 等5个模块。
MAX+plusII的波形文件类型是（ ）
层次化设计是将一个大的设计项目分解为若干个( )或者若干个(层次)来完成的
分立器件
VHDL
UART
若在MAX+plusII集成环境下，执行文本输入设计方法，应选择（. ） 方式。
\maxplus2\max2lib\mf是 函数 元件库，包括（ ）、（编码器）、（译码器）
图形文件设计结束后一定要通过（ ） ，检查设计文件是否正确。
执行MAX+p1us Il的“Timlng Analyzer”命令，可以 设计电路输入与输出波形间的（ ）
指定设计电路的输入／输出端口与目标芯片引脚的连接关系的过程称为（ ）
VHDL语言中变量定义的位置是（ ）。
变量赋值号是( ),信号赋值号是( <= )
ASIC
AMPP:Altera
宏功能模块和IP核开发伙伴组织（Altera Megafunction Partners Program）
一个项目的输入输出端口是定义在（ ）中。
描述项目具有逻辑功能的是（ ）
关键字ARCHITECTURE定义的是 （ ）
1987标准的VHDL语言对大小写（ ）
关于1987标准的VHDL语言中，标识符必须以（ ）开头
可编程逻辑器件的英文简称是（ ）
现场可编程门阵列的英文简称是（ ）。
BSDL
BST
IF语句属于（ ）语句
LOOP语句属于（ ）语句
PROCESS语句属于（ ）语句
CASE语句属于（ ）语句
EDA的中文含义是（ ）
在VHDL的CASE语句中，条件句中的“=>”不是操作符号，它只相当与（ ）作用
assign—>pin/location chip命令是MAXPLUSII软件中（ ）的命令。
在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为（ ）
首页 <上一页 1 2 3 4 下一页> 尾页