出自:西安交通大学——数字电子技术

欲把36kHz的脉冲信号变为1Hz的脉冲信号，若采用10进制集成计数器，则各级的分频系数为( B )。
欲把并行数据转换成串行数据，可用( C )。
欲在一串幅度不等的脉冲信号中，剔除幅度不够大的脉冲，可用( A )电路。
欲增加集成单稳电路的延迟时间tW，可以( C )。
在( C )端加可变电压，可使555多谐振荡器输出调频波。
在对频率稳定性要求高的场合，普遍采用( D )振荡器。
在函数 的真值表中， 的状态共有多少个？( C )。
在环形振荡器中，为了降低振荡频率，通常在环形通道中串入( C )。
在设计过程中，逻辑函数化简的目的是( B )。
主从JK触发器Q的状态是在时钟脉冲CP ( B )发生变化。
组合电路分析的结果是要获得( B )。
组合电路设计的结果一般是要得到( A )。
1001个“1”连续异或的结果是1。
4位倒T型电阻网络DAC的电阻网络的电阻取值有2种。
A/D转换器是将数字量转换成模拟量。
A+AB=A+B
BCD码即8421码。
CMOS门的输出结构和TTL的类似，可以分成标准的、漏极开路及3态输出三种。
D/A的含义是模数转换
D/A的含义是模数转换。
D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。
D/A转换器是将模拟量转换成数字量。
RS触发器、JK触发器均具有状态翻转功能
TTL与非门与CMOS与非门的逻辑功能不一样。
八路数据分配器的地址输入（选择控制）端有8个。
八位二进制数可以表示256种不同状态。
触发器的输出状态完全由输入信号决定。
触发器中，存在连续空翻现象的有钟控的触发器。
单稳态触发器它有一个稳态和一个暂稳态。
当时序逻辑电路存在无效循环时该电路不能自启动
当输入9个信号时，需要3位的二进制代码输出。
电路中可以实现“线与”功能的是三态输出门。
多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
多谐振荡器常作为脉冲信号源使用。
多谐振荡器有两个稳态。
二进制数1001和二进制代码1001都表示十进制数。
构成一个7进制计数器需要3个触发器。
函数F连续取100次对偶，F不变。
计数器除了能对输入脉冲进行计数，还能作为分频器用。
计数器可作分频器。
利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN
利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。
两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器
模拟量送入数字电路前，须经A/D转换。
前进位加法器比串行进位加法器速度慢。
如果与非门输入端均为高电平，那么它所带的是拉电流负载 。
若DAC的最大输出电压是10V，能分辨的最小输出电压是10mV，则该转换器输入数字的位数至少为10。
三极管作为开关使用时，要提高开关速度，可降低饱和深度。
三态门输出为高阻时，其输出线上电压为高电平
施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。
首页 <上一页 1 2 3 4 下一页> 尾页