出自:西安交通大学-——微机原理与接口技术

Cache是一种快速的静态RAM，它介于CPU与内存之间。
CLD指令是MOVSB指令的使用条件之一。
CPU在响应外中断时，会自动将标志标志寄存器的IF和TF清零。
I/O接口的基本功能之一是完成数据的缓冲。
I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。
MOV AX，[BP]的源操作数的物理地址为16*（DS）+（BP）。
SP的内容可以不指向堆栈的栈顶
不能给段寄存器赋立即数。
段寄存器间不能直接进行数据传送。
对堆栈区的操作必要遵循先进先出的原则。
寄存器寻址其运算速度较低。
静态随机存储器的内容可以永久保存。
可屏蔽中断要执行两个中断响应总线周期。
连接CPU和外设的接口电路中必须要有状态端口。
逻辑操作符AND，OR，XOR和NOT，只能用于数学表达式。
若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先级最高的中断源是IRQ3.
若一个数据块的起始地址为20A0H；0F6H，则该数据块起始地址的实际地址是21B60H。
同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。
无条件转移指令只能手于段内直接转移。
寻址256M字节内存空间，需28条地址线。
要把变量BUFF的有效地址送给BX，可用MOV BX，BUFF指令。
在80486的32位标志寄存器中，其每一位都有一定的含义。
在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。
指令MOV AX，[BX]的源操作数是寄存器寻址方式
指令MOV CS，BX是非法的。
指令MOV DI，OFFSET[BX][SI]是正确的。
中断服务程序结束时，可用RET指令代替IRET指令返回主程序。
总线是专门用于完成数据传送的一组信号线。
总线周期是指CPU执行一条指令所需的时间。
首页 <上一页 1 2 3 下一页> 尾页