出自:郑州工业应用技术学院数字逻辑电路

下列哪种电路没有稳态
A.多谐振荡器
B.单稳态触发器
C.基本RS触发器
D.RS触发器
施密特触发器常用于对脉冲波形的
A.延时和定时
B.计数与寄存
C.整形与变换
D.A BAB UCC F
某计数器由四个触发器组成，触发器时钟脉冲CP及输出端3Q、2Q、1Q、0Q的波形 如图所示，高位到低位依次是3Q到0Q，则该计数器是（ ）计数器。
A.十二进制加法
B.十二进制减法
C.十进制加法
D.十一进制加法
在何种情况下，“或非”运算的结果是逻辑“0”。
A.全部输入为“0”
B.全部输入为“1”
C.任一输入为“0”，其他输入为“1”
D.任一输入为“1”
在下列逻辑电路中，不是组合逻辑电路的是
A.译码器
B.编码器
C.全加器
D.寄存器
逻辑数F=AB+BC，当变量的取值为（ ）时，将出现冒险现象。
A.B=C=1
B.B=C=0
C.A=1，C=
D.C=
时序逻辑电路中一定是含
A.触发器
B.组合逻辑电路
C.移位寄存器
D.译码器
Y0Y 输出线的状态是
A.0
B.10
C.101
D.111
下列触发器中没有约束条件的是
A.基本ＲＳ触发器
B.主从ＲＳ触发器
C.钟控ＲＳ触发器
D.边沿Ｄ触发器
在CP作用下，欲使T触发器具有Qn+1 =__n Q的功能，其T端应接
A.1
B.0
C.n Q
D.__ n Q
如果触发器的次态仅取决于CP（ ）时输入信号的状态，就可以克服空翻。
A.上升（下降）沿
B.高电平
C.低电平
D.无法确定
它们的逻辑关系是
A.21FFF
B.21FF
C.21
D.1F和2F互为对偶式
对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（ ）。
A.0
B.1
C.Q.
D.不确定
JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（）
A.Y=A
B.:Y=B
C.Y=A+B
D.:Y=A′+B′
利用公式A+AB′=A和A+A′B=A+B进行化简 3 : (1001111)2的等值十进制数是（ ）
A.97
B.:15.14
C.83
D.79
把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 4 : 图中为CMOS门电路，其输出为（ ）状态
A.高电平
B.:低电平
C.高阻态
D.不确定
四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）
A.A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3
B.:A1′A0′D0
C.A1′A0D1
D.A1A0′D2
一个同步时序逻辑电路可用（ ）三组函数表达式描述
A.最小项之和、最大项之积和最简与或式
B.逻辑图、真值表和逻辑式
C.输出方程、驱动方程和状态方程
D.输出方程、特性方程和状态方程
(1010.111)2的等值八进制数是（ ）
A.10. 7
B.12. 7
C.12. 5
D.10. 5
把每三位二进制数分为一组，用等值的八进制数表示。 8 : 一位十六进制数可以用（ ）位二进制数来表示。
A.1
B.2
C.4
D.16
TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
A.一样
B.不一样
C.:有时一样，有时不一样
D.:不确定
下列说法不正确的是（ ）
A.同步时序电路中，所有触发器状态的变化都是同时发生的
B.异步时序电路的响应速度与同步时序电路的响应速度完全相同
C.异步时序电路的响应速度比同步时序电路的响应速度慢
D.异步时序电路中，触发器状态的变化不是同时发生的
3线—8线译码器74HC138，当片选信号S1S2′S3′为（）时，芯片被选通
A.10
B.100
C.1
D.:101
触发器的状态转换图如下，则它是：（ ）
A.T触发器
B.:SR触发器
C.:JK触发器
D.D触发器
逻辑函数Y(A, B, C, D)=∑m(1,2,4,9,10,11,12)的最简与或式为（ ）
A.BC’D’+B’D+AB’C
B.:BC’D’+AB’D+ B’CD’
C.B’+C’D’
D.BC’D’+AB’D+B’C’D+B’CD’
以下代码中为无权码的为（ ）
A.8421BCD码
B.2421BCD码
C.5211BCD码
D.格雷码
逻辑函数Y＝（A’＋D）(A C＋B C’) ’＋A B D’ 的Y’ 是（ ）
A.(AD’+(A’+C’)(B’+C))(A’+B’+D)
B.:(AD’+((A’+C’)(B’+C))’)(A’+B’+D)
C.AD’+(A’+C’)(B’+C)(A’+B’+D)
D.:AD’+((A’+C’)(B’+C))’(A’+B’+D)
下列说法不正确的是（ ）
A.时序电路与组合电路具有不同的特点，因此其分析方法和设计方法也不同
B.时序电路任意时刻的状态和输出均可表示为输入变量和电路原来状态的逻辑函数
C.用包含输出与输入逻辑关系的函数式不可以完整地描述时序电路的逻辑功能
D.用包含输出与输入逻辑关系的函数式可以完整地描述时序电路的逻辑功能
+17的8位二进制原码是（ ）
A.11110001
B.11101111
C.1101111
D.:00010001
图中为TTL门电路，其输出为（ ）状态
A.高电平
B.低电平
C.高阻态
D.:不确定
用四选一数据选择器实现函数Y= A1A0+ A1′A0，应使
A.D0=D2=0，D1=D3=1
B.:D0=D2=1，D1=D3=0
C.:D0=D1=0，D2=D3=1
D.D0=D1=1，D2=D3=0
下列等式正确的是（ ）
A.A+AB+B=A+B
B.AB+AB′=A+B
C.A(AB)′=A+B′
D.A(A+B+C)′=B′
VIL表示什么含义
A.输出低电平
B.输入高电平
C.输出高电平
D.输入低电平
触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（ ）状态。
A.0
B.:1
C.0、1都可
D.不确定
下图电路中，74LS161构成了（ ）
A.十二进制计数器
B.七进制计数
C.十六进制计数器
D.十三进制计数器
逻辑电路如图所示，当A=“0”，B=“1”时，脉冲来到后 ,触发器 ( )
A.翻转
B.保 持 原 状 态
C.置“0”
D.置“1”
下列说法正确的是
A.加法器不可以设计成减法器
B.用加法器可以设计任何组合逻辑电路
C.:用加法器不可以设计组合逻辑电路
D.用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式
下图电路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值为0，经过4个CLK信号作用后，A3A2A1A0的数据为（ ）
A.0001
B.110
C.11
D.:1001
下图电路中，两片74LS160构成了（ ）
A.八十三进制计数器
B.八十二进制计数器
C.八十六进制计数器
D.十四进制计数器
下列说法正确的是（ ）
A.卡诺图中的每一个小方块都代表着一个最小项
B.卡诺图中最小项的排列方式是按最小项从小到大数字编号顺序排列
C.卡诺图中最小项的排列方式是按最小项从大到小数字编号顺序排列
D.卡诺图中最小项的排列方式是随机排列
-17的8位二进制补码是（ ）
A.11110001
B.11101111
C.01101111
D.00010001
若J=K′，则完成（ ）触发器的逻辑功能
A.SR触发器
B.T触发器
C.D触发器
D.:T.触发器
实体（ENTITY）描述一个设计单元的
A.行为、元件及连接关系
B.元件、子程序、公用数据类型
C.名称和端口的引脚等
D.可编译的设计单元
结构体（ARCHITECTURE）用于描述设计单元的
A.行为、元件及连接关系
B.元件、子程序、公用数据类型
C.名称和端口的引脚等
D.可编译的设计单元
在VHDL程序中，以下4个部分， 可以有顺序执行语句。
A.结构体（ARCHITECTURE）
B.进程（PROCESS）中的关键词BEGIN前
C.进程（PROCESS）中的关键词BEGIN后
D.程序包（PACKAGE）
如何通过示波器观察法确定触发器是上升沿触发还是下降沿触发?
用TTL与非门组成反相器时,其多余输入端应如何处理?用TTL或非门组成反相器时，其多余输入端应如何处理？
受控源
电路的全响应
平均功率
首页 <上一页 1 2 3 4 5 下一页> 尾页