出自:西安交通大学——数字电子技术（高起专）

用三态门可以实现“总线”连接，但其“使能”控制端应为（D ）。
用原码输出的译码器实现多输出逻辑函数，需要增加若干个（C ）。
与倒T型电阻网络DAC相比，权电流网络D/A转换器的主要优点是消除了（B ）对转换精度的影响。
欲把36kHz的脉冲信号变为Hz的脉冲信号，若采用0进制集成计数器，则各级的分频系数为（B ）。
欲把并行数据转换成串行数据，可用（C ）。
欲把一脉冲信号延迟8个CP后输出，宜采用（ C）电路。
欲在一串幅度不等的脉冲信号中，剔除幅度不够大的脉冲，可用（A ）电路。
在（C ）端加可变电压，可使555多谐振荡器输出调频波。
在环形振荡器中，为了降低振荡频率，通常在环形通道中串入（ C）。
在设计过程中，逻辑函数化简的目的是（ B）。
主从JK触发器Q的状态是在时钟脉冲CP（B ）发生变化。
组合电路分析的结果是要获得（B ）。
组合电路设计的结果一般是要得到（ A）。
1001个“1”连续异或的结果是。
BCD码即842码。
单稳态触发器它有一个稳态和一个暂稳态
二进制数00和二进制代码00都表示十进制数。
构成一个7进制计数器需要3个触发器
函数F连续取00次对偶，F不变。
逻辑变量的取值，比0大。
三态门输出为高阻时，其输出线上电压为高电平。
时序电路不含有记忆功能的器件
位倒T型电阻网络DAC的电阻网络的电阻取值有2种。
约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作，也可当作 0。
主从JK触发器在CP=期间，存在一次性变化。
主从RS触发器在CP=期间，R、S之间不存在约束。
首页 <上一页 1 2 下一页> 尾页